변조 과정에 대한 전체적인 과정과 IQ모듈레이션 방법에 대한 스터디 내용을 정리하려고 합니다. 기본적으로 신호처리를 하기 위해서는 ADC -> FPGA -> DAC 과정이 있습니다. ADC와 FPGA에 대해서는 다른 포스팅을 통해 설명하고 넘어갈게요. 2021.06.02 - [직무지식/RF통신] - DSP 구조와 역할 1. DAC FPGA에서 처리된 디지털 데이터는 DAC를 통해 다시 아날로그 신호로 복원이 됩니다. 이때, 변환된 신호를 IQ변조를 하기 위해 IQ 모듈레이터를 통과시키게 되는데 그래서 DAC 출력은 I성분 출력과 Q성분 출력이 있습니다. DAC 출력 출력 핀 4개 IOUTA1 IOUTA2 -> LPF를 지나 IP, IN 핀으로 입력됨 IOUTB1 IOUTB2 -> LPF를 지나 QP, Q..

DSP(Digital Signal Processing) 디지털 신호를 처리하는 기술 전반을 가리키는 용어입니다. 아날로그 신호를 a/d변환(아날로그 -> 디지털)하여 얻어진 데이터에 대수적인 연산을 해서 필터링이나 스펙트럼 분석 등의 신호를 처리하는 것을 말합니다. 아날로그 신호를 디지털로 실시간으로 빠르게 처리할 수 있어서 거의 모든 송, 수신기 및 중계기에 활용되고 있습니다. ADC → FPGA → DAC 위와 같은 순서로 구성되어 있으며 각각 어떠한 역할을 하는지 알아봅시다. 1. ADC ADC(Analog to Digital Converter)는 말 그대로 아날로그 신호를 디지털 신호로 변환해 주는 역할을 하는 IC입니다. 이때 송신 출력뿐만 아니라 전압, 전류, 온도와 같은 다양한 신호들도 넣어..

ALC에 대해서 공부하고 정리한 내용입니다. 이전 글을 읽고 오시면 이번 포스팅을 이해하기 좀 더 수월합니다. 2020.09.01 - [직무지식/용어정리] - ALC 또는 AGC란 무엇인가? ALC 작동 방법 ALC를 설계하는데 핵심적으로 사용되는 IC는 Variable Attenuator와 Variable Gain Amp가 있습니다. 예시로 Variable Att은 PE시리즈(pe4312등)가 있고 Variable Gain Amp는 Berex에 BVA시리즈(BVA303등)가 있습니다. 입력 신호가 변하는 것에 맞춰서 ATT(또는 GAIN)을 가변 하면서 출력 LEVEL을 일정하게 맞추는 것이죠. ALC가 작동이 되려면 증폭된 신호가 허용 출력 범위를 넘었는지 아닌지를 알 필요가 있습니다. 그러기 위해서..

50옴 매칭된 π-pad는 rf 회로에서 레벨 조정 역할을 하는 감쇠기(Attenuator)입니다. 1. pad표 ATT(dB) R1(Ω) R2(Ω) 1 5.6 910 2 12 430 3 18 300 4 24 220 5 30 180 6 36 150 7 43 130 8 51 120 9 62 100 10 75 100 11 82 82 12 100 82 13 110 82 14 110 68 15 130 68 위와 같은 방법으로 도출한 값을 각각 reference 값으로 매칭시킨 표입니다. 급할 때 편하게 쓰려고 만들어 둔 건데 편하더라고요. 2. 사용 예시 사용 예시1 AMP를 사용했는데 출력이 높아서 AMP가 Saturation 된다면 (그래도 출력 마진이 남을 때는) 입력 신호를 낮추기 위해서 AMP 앞단에 ..

1. 중계기의 역할 중계기는 기지국과 단말기 사이에 무선구간에서 Path Loss를 보상해서 더 먼 거리를 통신할 수 있게 하는 장비입니다. 2. 중계기의 기능 1) ALC(Auto Level Control) air 상에서 Path Loss 차이는 거리 2배마다 6dB 차이가 납니다. 예를 들어 100M 덜어진 곳에서 2배 멀어지면 200M가 되죠 그사이 Path Loss는 6dB 400M 떨어지면 12dB 이런 식으로 가까운 거리부터 먼 거리로 6dB마다 2배, 4배, 8배, 16배 떨어져 있는 겁니다. ALC(Auto Level Control)는 ±15dB라고 했을 때 기지국으로부터 떨어진 정격 입력 레벨의 위치를 기준으로 중계기 설치 위치에 따른 Path Loss를 중계기 Gain을 조정해서 동일하..

LTE 프레임 구조 TYPE LTE 표준에는 Type 1과 Type 2의 두 가지 유형의 프레임 구조가 있습니다. Type 1, used FDD(업링크와 다운링크가 주파수 기준으로 분리됨) Type 2, used TDD(업링크와 다운링크가 시간 기준으로 분리됨) 정보 전송 단위 LTE 프레임을 구성하고 있는 6개의 시간 단위입니다. Time Unit Value Frame 10 ms Half-frame 5 ms Subframe 1 ms Symbol (0.5 ms) / 7 for normal CP (0.5 ms) / 6 for extended CP Ts 1/(15000*2048) sec ≒ 32.6 ns LTE FDD Frame Type 1 FDD 모드에서 uplink와 downlink 프레임은 모두 10m..